أعلنت JEDEC معيار SPHBM4: يتجاوز مُبدّلات السيليكون، ويُعيد توجيه عدد دبابيس HBM من 2,048 إلى 512

ووفقاً لـ BlockBeats، مستنداً إلى مقال المحلل Damnang في 22 يونيو، أصدرت JEDEC معيار SPHBM4، الذي يغيّر طريقة توصيل HBM بوحدات معالجة الرسوميات (GPUs). وبخلاف HBM4 التقليدي الذي يتطلب وسائط سيليكون للتوصيل، يتيح SPHBM4 لـ HBM تجاوز الوسيط والاتصال مباشرةً بالركائز العضوية. يعيد المعيار استخدام تكديس DRAM الخاص بـ HBM4، مع إعادة تصميم الشريحة الأساسية، ما يقلّص عدد الدبابيس من 2,048 إلى 512 ويرفع سرعة الدبوس الواحد أربع مرات عبر تسلسل 4:1 للحفاظ على عرض نطاق مماثل.

يشير Damnang إلى أن القيمة الأساسية لـ SPHBM4 تكمن في إتاحة سعة أكبر للتغليف المتقدم أكثر من كونها خفض تكلفة HBM. فمن خلال تحرير مساحة وسيط السيليكون التي كانت تشغلها HBM سابقاً، يمكن نظرياً أن تدعم نفس سعة رقائق الوسيط ما بين 1.5 و2 مرات من عدد الحزم. وتنتقل المنافسة في تطوير HBM من التركيز على ارتفاع التكديس إلى جودة تصميم منطق الشريحة الأساسية، ما يفيد اللاعبين ذوي التكامل العمودي مثل Samsung، بينما يتعين على SK Hynix وMicron الاعتماد على TSMC للعُقد المتقدمة.