كوريا الجنوبية واليابان تكشفان عن تصاميم معمارية رأسية لـ HBM لتعزيز عرض نطاق الذاكرة للذكاء الاصطناعي بنسبة 80%

في مؤتمر 2026 IEEE/JSAP VLSI، أعلنت فرق بحثية من جامعة UNIST في كوريا الجنوبية وجامعة طوكيو في اليابان بشكل مستقل عن معماريتين جديدتين للذاكرة عالية النطاق (HBM): V-Die و MOSAIC، تقومان بتدوير رقائق DRAM من وضع أفقي إلى وضع رأسي لتحسين تبديد الحرارة ومعالجة اختناقات ذاكرة رقائق الذكاء الاصطناعي.

تقوم بنية UNIST V-Die بتدوير رقائق DRAM بمقدار 90 درجة وتضعها عموديًا باستخدام وصلات عبر السيليكون (TSV)، ما يتيح مساحة لخلايا ذاكرة إضافية مع إدخال قنوات تبريد سائل بين الرقائق. تشير بيانات المحاكاة إلى أن V-Die تحقق 540 رمزًا في الثانية عند تشغيل أحمال عمل بمستوى GPT-3، أي ما يقارب ضعف 296 رمزًا في الثانية للـ HBM4 التقليدية. تستخدم MOSAIC في جامعة طوكيو تكديسًا عموديًا متعامدًا للرقائق مع واجهات بين الرقائق من دون تلامس عبر اقتران موشوري دقيق، لتصل إلى 4 جيجابت في الثانية لكل قناة، ومن المحتمل أن تضاعف سعة HBM4 في إعدادات DRAM على وحدة معالجة الرسومات (GPU). تهدف التصميمان معًا إلى معالجة اختناق عرض الحزمة للذاكرة الذي يقيّد المسرعات الحالية للذكاء الاصطناعي، رغم أن كلاهما لا يزال في مرحلة المحاكاة الأكاديمية.