Selon le média coréen Etnews, Intel évalue l'introduction d'une « architecture hybride double-face » pour son procédé 14A2 — en utilisant un réseau de distribution d'énergie par face arrière comme voie d'alimentation principale tout en réaffectant une partie des couches d'interconnexion métalliques de la face avant pour les signaux d'alimentation auxiliaires et la distribution d'horloge. TSMC a déjà achevé la production de masse stable de son procédé N2 (2 nm) en 2025-2026, et le retard d'Intel par rapport à ses concurrents équivaut à au moins une génération de procédé complète.
La largeur de ligne de 21 nm devient un goulot d'étranglement physique : la résistance métallique augmente de façon exponentielle, l'architecture nTSV ne peut pas supporter la densité de courant requise
Selon Etnews, l'objectif de pas M0 de 21 nm pour le 14A2 d'Intel devient un goulot d'étranglement physique pour l'architecture existante : lorsque la largeur des lignes métalliques descend en dessous de 21 nm, la résistance d'interconnexion augmente de façon exponentielle ; l'infrastructure nTSV (nano-TSV) conçue à l'origine pour l'architecture BSPDN ne peut plus supporter seule la densité de courant nécessaire au fonctionnement normal des transistors, provoquant des chutes de tension qui nuisent à l'efficacité énergétique et à la stabilité des performances de la puce, et constituent un risque pour le rendement.
L'architecture hybride double-face est la solution d'Intel pour surmonter ce goulot d'étranglement physique ; le prix à payer est une augmentation considérable de la complexité de conception des interconnexions, y compris la planification coordonnée des chemins de signaux avant et arrière, la convergence temporelle et le contrôle du rendement, bien plus difficiles que dans une architecture à alimentation unique.
Calendrier des concurrents : l'A14 de TSMC devrait être livrée en 2028
Selon le rapport, les calendriers des procédés et les feuilles de route technologiques des trois principales fonderies sont les suivants :
TSMC : Le N2 (2 nm) a achevé sa production de masse stable en 2025-2026, en phase avec les lancements de produits de son plus grand client, Apple ; l'A14 (1,4 nm) devrait être livrée sur le marché en 2028 — soit la même année que le début de la production à risque du 14A d'Intel.
Samsung Electronics : Le SF2Z prévoit une commercialisation en 2027 ; le SF2Z superpose le BSPDN à l'architecture GAA déjà maturée au nœud 3 nm, avec une variable technique unique, ce qui permet théoriquement une convergence plus rapide de la courbe de rendement.
Intel : Le procédé 14A devrait entrer en production à risque en 2028, avec une production de masse officielle en 2029 ; le retard d'Intel par rapport à TSMC et Samsung est d'au moins une génération de procédé complète.
Analyste de Citrini : un succès pourrait défier la position de TSMC, un échec risquerait de répéter le déclin de Samsung
Selon le rapport, Jukan, analyste chez Citrini, souligne qu'Intel a déjà rencontré des difficultés de rendement avec l'introduction du transistor GAA et du BSPDN dans ses procédés 20A et 18A ; aujourd'hui, le 14A2 ajoute une architecture d'alimentation double-face, empilant les risques techniques bien au-delà de Samsung (dont le SF2Z ne comporte qu'une seule variable technique).
Jukan déclare sans ambages : « Si la transformation stratégique d'Intel réussit, elle pourrait défier la position dominante de TSMC ; si elle échoue, elle pourrait déclencher un effondrement catastrophique du rendement et une fuite des clients, répétant le déclin que Samsung a connu avec sa fonderie de puces. »
L'industrie estime que la verrouillage des commandes des fabricants sans usine (fabless) dans les 18 mois suivant la publication du PDK 14A sera le premier indicateur clé de la reprise de l'activité de fonderie d'Intel.
Questions fréquentes
Quelles sont les principales différences entre les procédés 14A et 14A2 d'Intel ?
Selon Etnews, le 14A vise un pas M0 d'environ 28 nm avec une architecture BSPDN pure (technologie PowerDirect) ; le 14A2 est une optimisation de demi-nœud, visant à réduire le pas M0 à environ 21 nm, avec une densité 1,3 fois supérieure à celle du 18A actuel, et évalue l'introduction de l'architecture hybride double-face pour résoudre les défis de résistance et de densité de courant liés à la largeur de ligne de 21 nm.
Quand le procédé 14A d'Intel devrait-il entrer en production de masse ?
Selon la feuille de route actuelle d'Intel, le procédé 14A devrait entrer en production à risque en 2028 et atteindre la production de masse en 2029 ; la version 0.9 du PDK 14A devrait être publiée en octobre de cette année, et Intel prévoit de verrouiller les commandes principales des clients fabless dans les 18 mois suivant cette publication.
Pourquoi Intel évalue-t-il l'architecture hybride double-face pour le 14A2 ?
Selon Etnews, la raison fondamentale pour laquelle Intel évalue l'architecture hybride double-face est que, lorsque la largeur des lignes métalliques descend en dessous de 21 nm, la résistance d'interconnexion augmente de façon exponentielle, et l'infrastructure nTSV existante ne peut pas supporter seule la densité de courant requise, provoquant des chutes de tension et nuisant à l'efficacité énergétique de la puce ; l'architecture hybride double-face est la solution technique pour surmonter ce goulot d'étranglement physique.
