Menurut laporan media Korea Etnews, Intel sedang mengevaluasi penerapan "arsitektur hybrid dua sisi" pada proses 14A2 — dengan jaringan distribusi daya sisi belakang sebagai jalur pasokan daya utama, sementara mendistribusikan ulang sebagian lapisan interkoneksi logam sisi depan untuk menangani tugas sinyal daya tambahan dan distribusi jam. TSMC N2 (2nm) telah menyelesaikan produksi massal yang stabil pada 2025-2026, dan kesenjangan waktu Intel relatif terhadap pesaing setidaknya setara dengan satu generasi proses penuh.
Lebar Garis 21nm Menjadi Hambatan Fisik: Resistensi Logam Meningkat Secara Eksponensial, Arsitektur nTSV Tidak Mampu Menahan Kepadatan Arus yang Dibutuhkan
Menurut laporan Etnews, target pitch M0 21nm Intel 14A2 menjadi hambatan fisik bagi arsitektur yang ada: ketika lebar garis logam diperhalus hingga di bawah 21nm, resistensi interkoneksi meningkat secara eksponensial; infrastruktur nano-silicon via (nTSV) yang awalnya dirancang untuk arsitektur BSPDN tidak lagi mampu menahan kepadatan arus yang diperlukan untuk pengoperasian transistor secara normal, yang menyebabkan penurunan tegangan, merusak efisiensi daya dan stabilitas kinerja chip, serta menimbulkan risiko hasil produksi.
Arsitektur hybrid dua sisi adalah solusi yang diambil Intel untuk mengatasi hambatan fisik ini; konsekuensinya adalah peningkatan signifikan dalam kompleksitas desain interkoneksi, termasuk perencanaan bersama jalur sinyal sisi depan dan belakang, konvergensi waktu, dan kontrol hasil produksi, yang jauh lebih sulit daripada arsitektur distribusi daya satu sisi.
Jadwal Pesaing: TSMC A14 Diharapkan Dikirim pada 2028
Menurut laporan, jadwal proses dan peta jalan teknologi dari tiga foundry chip utama adalah sebagai berikut:
TSMC: N2 (2nm) telah menyelesaikan produksi massal yang stabil pada 2025-2026, sesuai dengan ritme peluncuran produk pelanggan terbesarnya, Apple; A14 (1.4nm) diharapkan dikirim ke pasar pada 2028 — yaitu tahun yang sama dengan dimulainya produksi risiko Intel 14A
Samsung Electronics: SF2Z direncanakan untuk dikomersialkan pada 2027; SF2Z adalah tumpukan BSPDN pada arsitektur GAA yang telah matang dan terverifikasi pada node 3nm, dengan variabel teknis tunggal, sehingga kurva konvergensi hasil produksi secara teoritis lebih cepat
Intel: Proses 14A diharapkan untuk produksi risiko pada 2028, dan produksi massal resmi pada 2029; kesenjangan waktu Intel terhadap TSMC dan Samsung setidaknya setara dengan satu generasi proses penuh
Analis Citrini: Keberhasilan Dapat Menantang Posisi TSMC, Kegagalan Berisiko Mengulangi Kemunduran Samsung
Menurut laporan, analis Citrini, Jukan, menunjukkan bahwa Intel sebelumnya telah memperkenalkan dua teknologi inovatif, transistor GAA dan BSPDN, pada proses 20A dan 18A, dan hingga kini masih bergulat dengan hambatan hasil produksi; sekarang 14A2 kembali menambahkan arsitektur distribusi daya dua sisi, sehingga tumpukan risiko teknis jauh melampaui Samsung (variabel teknis Samsung SF2Z lebih tunggal).
Jukan dengan terus terang mengatakan: "Jika transformasi strategis Intel berhasil, ada kemungkinan untuk menantang posisi terdepan TSMC; jika gagal, hal ini dapat menyebabkan keruntuhan hasil produksi yang dahsyat dan keluarnya pelanggan, mengulangi kemunduran foundry chip Samsung pada masanya."
Industri percaya bahwa situasi penguncian pesanan Fabless dalam 18 bulan setelah rilis PDK 14A akan menjadi indikator pertama yang paling penting bagi pemulihan bisnis foundry chip Intel.
Pertanyaan Umum
Apa perbedaan utama antara proses Intel 14A dan 14A2?
Menurut laporan Etnews, 14A menargetkan pitch M0 sekitar 28nm, menggunakan arsitektur BSPDN murni (teknologi PowerDirect); 14A2 adalah optimasi setengah node, menargetkan kompresi pitch M0 menjadi sekitar 21nm, dengan kepadatan 1,3 kali lipat dari 18A yang ada, dan mengevaluasi penerapan arsitektur hybrid dua sisi untuk mengatasi tantangan resistensi dan kepadatan arus yang ditimbulkan oleh lebar garis 21nm.
Kapan proses Intel 14A dijadwalkan untuk diproduksi massal?
Menurut peta jalan Intel yang ada, proses 14A dijadwalkan untuk memasuki produksi risiko pada 2028, dan mencapai skala produksi massal resmi pada 2029; PDK 14A versi 0.9 dijadwalkan akan dirilis pada Oktober tahun ini, dan Intel berencana untuk mengunci pesanan pelanggan Fabless utama dalam 18 bulan setelahnya.
Mengapa Intel mengevaluasi arsitektur hybrid dua sisi pada 14A2?
Menurut laporan Etnews, alasan mendasar Intel mengevaluasi arsitektur hybrid dua sisi adalah: ketika lebar garis logam diperhalus hingga di bawah 21nm, resistensi interkoneksi meningkat secara eksponensial, arsitektur nTSV yang ada tidak mampu menahan kepadatan arus yang diperlukan, yang menyebabkan penurunan tegangan dan merusak efisiensi daya chip; arsitektur hybrid dua sisi adalah solusi teknis untuk mengatasi hambatan fisik ini.
