Korea Selatan dan Jepang Mengungkap Desain Arsitektur Vertikal HBM untuk Meningkatkan Kecepatan Bandwidth Memori AI sebesar 80%

Pada konferensi VLSI IEEE/JSAP 2026, tim riset dari UNIST Korea Selatan dan University of Tokyo Jepang secara independen mengumumkan dua arsitektur memori bandwidth tinggi (HBM) baru—V-Die dan MOSAIC—yang memutar chip DRAM dari orientasi horizontal ke vertikal untuk meningkatkan pembuangan panas dan mengatasi kemacetan memori pada chip AI.

Arsitektur V-Die dari UNIST memutar chip DRAM 90 derajat dan menempatkannya secara vertikal menggunakan melalui-silikon via (TSV), sehingga membebaskan ruang untuk sel memori tambahan sekaligus memperkenalkan kanal pendingin cair di antara chip. Data simulasi menunjukkan V-Die mencapai 540 token per detik saat menjalankan beban kerja setara GPT-3, hampir dua kali lipat 296 token per detik dari HBM4 konvensional. MOSAIC dari University of Tokyo menggunakan penumpukan chip ortogonal dengan antarmuka antar-chip tanpa kontak melalui kopling micro-inductor, mencapai 4 Gbps per kanal dan berpotensi menggandakan kapasitas HBM4 pada konfigurasi DRAM-on-GPU. Kedua desain bertujuan mengatasi kemacetan kritis bandwidth memori yang membatasi akselerator AI saat ini, meski keduanya masih berada pada tahap simulasi akademik.