O primeiro "chip Tao" da Huawei exibe uma aura dominante.

Ao fim de semana, He Tingbo, administradora da empresa Huawei e presidente da divisão de semicondutores, submeteu a versão V2 do artigo "Teoria da Microescala Temporal para Sistemas Eletrónicos Multi-nível" na plataforma de pré-publicação científica ChinaXiv da Academia Chinesa de Ciências, gerando forte atenção na indústria global de semicondutores e nos mercados de capitais. Até ao fecho desta edição, o artigo registou 268.400 visualizações e mais de 53.300 downloads.

A atualização aprimorada de um artigo técnico especializado ter recebido tanta atenção deve-se ao facto de que a nova versão não só complementa o quadro teórico com numerosos detalhes de engenharia e dados de medição reais, demonstrando ainda mais a viabilidade da "Lei Tao" como um novo princípio orientador para o desenvolvimento da indústria de semicondutores na "era pós-Moore", a partir de uma perspetiva metodológica, como também detalha o roteiro de implementação do chip móvel Kirin e da plataforma de computação de IA Ascend para os próximos 5 a 10 anos, oferecendo à indústria global de semicondutores uma segunda via de desenvolvimento sustentável para além da Lei de Moore, com impactos significativos nos gastos de capital, encomendas e expansão de capacidade da cadeia industrial.

Dados de medição reais do chip Kirin validam a viabilidade prática da Lei Tao

Na versão V1, publicada a 25 de maio, He Tingbo propôs o novo princípio orientador para o desenvolvimento da indústria de semicondutores — a Lei Tao (τ). O núcleo da Lei Tao é substituir a "microescala geométrica" pela "microescala temporal (τ)", utilizando tecnologias inovadoras como o logic folding para comprimir continuamente o atraso de propagação do sinal, aumentando assim a densidade de transístores e o desempenho do sistema, oferecendo uma solução chinesa para o desenvolvimento industrial na "era pós-Moore".

Ao contrário da versão V1, que responde principalmente "o que é a Lei Tao", a versão V2 organiza a discussão relevante num sistema completo de oito capítulos, adiciona definições-chave de engenharia como Gear Ratio, complementa os princípios de engenharia e divulga pela primeira vez dados de medição reais de chips em produção em massa, demonstrando a viabilidade da Lei Tao.

He Tingbo, numa entrevista anterior, afirmou que, no outono de 2026, a Huawei lançará um novo chip para telemóvel Kirin, que será o primeiro "chip Tao" completo.

No seu novo artigo sobre a Lei Tao, ela revela os dados de medição reais da nova geração do chip Kirin da Huawei, validando ainda mais que a Lei Tao é prática viável e economicamente viável em termos de custos.

A nova versão do artigo menciona que, através do LogicFolding, o novo SoC móvel Kirin da Huawei, num nó de processo fixo, alcançou um aumento de 55% na densidade de transístores e reduziu o consumo de energia em 41% para o mesmo desempenho.

A nova versão do artigo revela que, em comparação com o Kirin 9030 Pro de base, que utiliza design planar tradicional, o Kirin 2026 adota logic folding, aumentando a densidade de transístores de 155 MTr/mm² para 238 MTr/mm², um aumento que anteriormente exigiria três anos de microescala geométrica; o Kirin 2026, a uma tensão de alimentação de 1,1V, também aumentou a frequência do núcleo em 13% para 3,1 GHz; a frequência de trabalho da SRAM aumentou em mais de 40%; o número de buffers de relógio reduziu em mais de 50%, o desvio de relógio diminuiu 25% e o comprimento das linhas encurtou aproximadamente 30%.

Na versão V2 do artigo, He Tingbo prevê que, na próxima década, o logic folding deverá evoluir de um folding localizado de caminhos críticos para um folding abrangente e multi-nível — cada encapsulamento integrará três, quatro ou mais camadas ativas. Esta evolução é impulsionada pela tecnologia de bonding híbrido a baixa temperatura (que relaxa as restrições térmicas entre camadas) e pela descida dos pontos de aterragem dos TSV (silicon vias) das camadas metálicas superiores para a camada M6, libertando mais de 30% dos recursos de roteamento de camadas superiores. De 2026 a 2035, a densidade de transístores deverá avançar para 400 MTr/mm² e superiores.

A nova versão do artigo afirma que o logic folding permite ao chip Kirin aumentar significativamente a frequência do núcleo da CPU e abre caminho para frequências de 4 GHz e superiores. O artigo divulga o plano de lançamento do chip Kirin e a tendência de "evolução" da frequência de trabalho do núcleo de desempenho da CPU.

A Lei Tao também tem grande potencial no domínio da computação de IA

He Tingbo afirma no artigo que, num grande cluster de IA, mais de 80% da energia é consumida na movimentação de dados; mais de 70% dos custos do sistema são dedicados ao armazenamento de dados. Portanto, reduzir o tempo de trânsito dos dados — entre chips, prateleiras e dentro dos encapsulamentos — é pelo menos tão importante como reduzir o tempo gasto no próprio cálculo.

A versão V2 do artigo também detalha a τ-scaling em data centers de IA. O artigo menciona que, através de uma arquitetura de barramento unificado co-desenhada com semântica de memória, I/O ótico próximo do encapsulamento e tecnologia de folding 3D de borda a superfície, é possível implementar τ-scaling em sistemas de computação de IA: permitindo que grandes clusters de IA operem de forma coordenada como uma única entidade lógica.

O vice-presidente do conselho e presidente rotativo da Huawei, Xu Zhijun, já tinha mencionado anteriormente que, face ao crescimento explosivo da procura de treino e inferência de grandes modelos, a Huawei está a avançar com iterações do chip Ascend ao ritmo de "uma geração por ano, duplicação da capacidade de computação". Este ano, o Ascend 950PR já foi lançado e exibido, com melhorias significativas na largura de banda de interconexão, HBM própria e desempenho computacional.

A nova versão do artigo também clarifica o roteiro e cronograma de evolução do chip Ascend: por volta de 2030, o Ascend 990 introduzirá logic folding na categoria de aceleradores de IA; até 2035, espera-se que a integração de hardware aumente mais de 100 vezes, com a redução de τ distribuída em cada camada da pilha, em vez de concentrada ao nível do dispositivo.

Nova oportunidade para a cadeia industrial de semicondutores e computação de IA

Na versão V1 do artigo, He Tingbo já tinha mencionado que, entre maio de 2020 e maio de 2026, a HiSilicon da Huawei projetou e colocou em produção 381 chips, servindo os mercados móvel, IA, automóvel, industrial e de infraestruturas. Em todo o portfólio de produtos, o argumento da τ-scaling resistiu ao teste. Analistas do setor consideram que, na versão V2 do artigo, a Huawei valida ainda mais a viabilidade da via técnica com detalhes de engenharia e numerosos dados de medição reais, avançando a Lei Tao de "programa ideológico" para "validação de engenharia", o que acelerará a implementação da Lei Tao na cadeia industrial.

No lado da eletrónica de consumo, a Huawei está prestes a lançar oficialmente o chip topo de gama Kirin 2026, que incorpora tecnologia completa de logic folding, sendo o primeiro "chip da Lei Tao" produzido em massa, expandido de camada única para camada dupla, com melhorias significativas em indicadores como densidade de transístores. No lado da computação de IA, a Huawei irá iterar este ano a nova geração do chip de IA Ascend, com tecnologia de empilhamento 2.5D/3D e atualização da interconexão Lingqu, e o supernó Atlas 950, baseado na tecnologia de interconexão Lingqu e no chip Ascend 950DT, deverá chegar ao mercado no quarto trimestre de 2026.

Para além dos chips para telemóveis e data centers de IA, a Huawei irá replicar a tecnologia de logic folding para cenários como chips para veículos, chips para estações base de comunicação e chips para controlo industrial.

Fontes da cadeia industrial esperam que, em seguida, a Huawei acelere a expansão da capacidade de produção dos fabricantes nacionais de embalagem e teste em bonding híbrido, embalagem 2.5D/3D e linhas de processo TSV, e que gradualmente abra as especificações de design e padrões de interface do logic folding, promovendo a adaptação dos fabricantes nacionais de EDA (automação de design eletrónico) a ferramentas de design de IC 3D e dos fabricantes de IP a arquiteturas de empilhamento. Os fabricantes de embalagem e teste deverão entrar num ciclo de expansão de capacidade, a procura e a taxa de utilização da capacidade de foundry de processos maduros nacionais também aumentarão, e toda a cadeia industrial de semicondutores enfrentará novas oportunidades de desenvolvimento. A indústria de computação de IA também sofrerá uma reestruturação; nos próximos 2 a 3 anos, a China deverá conseguir um rápido catch-up e ultrapassagem parcial na implementação comercial de grandes clusters de computação de IA.

"O quadro de desenvolvimento tecnológico para a próxima década já está claro, mas ainda existem muitos problemas por resolver que não podem ser superados por uma única empresa. Áreas como cadeias de ferramentas, padrões da indústria, referências de desempenho, física de dispositivos e modelos de negócio exigem a criação colaborativa de toda a indústria", afirmou He Tingbo na versão V2 do artigo.

Fonte deste artigo: Shanghai Securities News

Aviso de risco e isenção de responsabilidade

        O mercado envolve riscos, o investimento requer cautela. Este artigo não constitui uma recomendação de investimento pessoal e também não considera os objetivos de investimento especiais, situação financeira ou necessidades de utilizadores individuais. Os utilizadores devem considerar se quaisquer opiniões, pontos de vista ou conclusões neste artigo são adequados à sua situação específica. Qualquer investimento com base neste artigo é da responsabilidade do próprio.