在 2026 年 IEEE/JSAP VLSI 会议上，来自韩国 UNIST 和日本东京大学的研究团队分别宣布了两种新的高带宽内存（HBM）架构——V-Die 和 MOSAIC。这两种架构通过将 DRAM 芯片从水平方向旋转到垂直方向，以提升散热能力，并解决 AI 芯片内存瓶颈。
UNIST 的 V-Die 架构将 DRAM 芯片旋转 90 度，并借助穿透硅通孔（TSV）将其垂直布置，释放出空间以容纳更多存储单元，同时在芯片之间引入液冷通道。仿真数据显示，在运行达到 GPT-3 水平工作负载时，V-Die 的吞吐量可达每秒 540 个 token，几乎是常规 HBM4 的每秒 296 个 token 的两倍。
东京大学的 MOSAIC 采用正交芯片堆叠，并使用基于微电感耦合的无触点芯片间接口，每通道可达 4 Gbps，有望在 DRAM-on-GPU 配置中将 HBM4 容量提高一倍。这两种设计都旨在缓解限制当前 AI 加速器的关键内存带宽瓶颈，但目前仍处于学术仿真阶段。
