郭明錤 évoque l’écart entre la CoWoS de TSMC et l’EMIB d’Intel, révélant que Google avait déjà demandé à court-circuiter MediaTek en déposant lui-même ses candidatures à la production

L’analyste郭明錤 a révélé que Google avait déjà demandé à TSMC la différence de coûts entre un “own wafer” et le fait de confier le “wafer” à MediaTek. L’attention se concentre sur le déploiement d’un packaging avancé derrière le prochain TPU de Google, et郭明錤 indique aussi que la technologie de packaging EMIB-T, en cours de développement chez Intel, aurait atteint un taux de rendement de 90% dans le projet de nouveau TPU “Humufish” de Google prévu pour la deuxième moitié de 2027. C’est un signal positif pour Intel Foundry et ses activités de packaging avancé, mais il reste des défis clés avant d’atteindre une production à grande échelle.

Centres de données d’IA : chaque 1% de rendement est un test de coûts

郭明錤 souligne qu’Intel dispose déjà d’une expérience de production stable avec EMIB. Ainsi, le taux de rendement de validation de la technologie EMIB-T en développement, à 90%, constitue un signal “positif mais raisonnable”. Cependant, en interne, Intel prend comme référence de comparaison le rendement de production EMIB basé sur le FCBGA, tandis qu’actuellement le rendement de production des FCBGA dans l’industrie est d’environ 98% ou plus. Cela signifie que même si Intel EMIB-T a franchi une étape importante de validation technique, passer de 90% à 98% pourrait être plus difficile que le simple fait d’aller d’une phase de démarrage jusqu’à atteindre 90%.

C’est aussi la raison pour laquelle Google s’y intéresse. En surface, 90% et 98% ne se différencient que de 8 points de pourcentage, mais pour des puces IA, produits à prix élevé, à grande surface et à packaging multi-dies, l’écart de rendement se traduit directement en coûts, en délais de livraison et en production effective. De plus, comme Humufish n’a pas encore fixé certaines spécifications, le taux de rendement lors de la validation technique n’est pas équivalent à celui du lancement en production de produits finis. Ainsi, même si郭明錤 a une vision positive du développement à long terme du packaging avancé chez Intel, il rappelle aussi qu’à court et moyen terme, il faudra continuer d’observer comment Intel surmonte les défis de la production.

Google a demandé à TSMC la différence de coûts entre un “own wafer” et le fait de confier le “wafer” à MediaTek

Du point de vue de Google, ce n’est pas seulement un choix de technologie de packaging, mais une bataille de coûts dans la rivalité face à Nvidia.郭明錤 révèle que Google a récemment demandé à TSMC : si le main compute die de Humufish est “self-wafer” par Google, plutôt que confié à MediaTek pour le wafer, combien de coûts cela permettrait d’économiser. Ce détail est particulièrement important car il montre que Google reconsidère aussi les surcoûts de “wafer mark-up”, qui auraient pu être perçus comme un simple pass-through.

La collaboration de Google avec MediaTek sur les TPU a d’emblée suivi un modèle semi-COT.郭明錤 indique que le mark-up de MediaTek provient principalement de la partie conçue en interne. Ainsi, le fait que Google effectue lui-même le wafer du main compute die n’est pas le cœur de l’observation de la tendance de croissance de la rentabilité de MediaTek. En revanche, comme Google veut aussi confirmer l’écart de coûts dans le processus de wafer, cela reflète que sa gestion des coûts est passée d’une attitude relativement plus souple d’antan — le “gentil conciliant” — à celle d’un actuaire qui compte chaque centime.

La logique industrielle derrière tout cela est claire : les TPU de Google ne sont pas seulement des accélérateurs IA destinés à un usage interne, mais aussi une arme importante de Google pour contrer l’écosystème GPU de Nvidia. Si les TPU doivent devenir une solution alternative adoptée à grande échelle par des clients cloud, il ne suffit pas de comparer les performances : il faut aussi démontrer des avantages en termes de coût total de possession, de stabilité de l’approvisionnement et de coût par unité de calcul. Par conséquent, le rendement de production du packaging EMIB-T, l’approvisionnement des substrats (carriers), ainsi que la répartition de capacités de procédés avancés, deviendront des éléments clés pour savoir si Google peut amplifier la compétitivité de ses TPU.

TSMC : un taux de rendement de 98% sur CoWoS conserve un avantage considérable

En comparaison, pour l’objectif de rendement de production du 5,5-reticle CoWoS de TSMC en mai 2026, selon les propos de郭明錤, il partirait de 98%. Cela signifie que même si le taux de rendement de validation technique d’Intel EMIB-T à 90% est impressionnant, il ne correspond pas encore au niveau attendu à l’étape de production mature par Google, TSMC et de grands clients cloud. Autrement dit, Intel est en train d’obtenir un percée dans le récit du packaging avancé, mais pour vraiment ébranler la domination de CoWoS de TSMC, il faudra encore des données de production qui prouvent sa crédibilité.

郭明錤 ajoute aussi que TSMC évalue actuellement la quantité de capacités de procédés avancés à allouer à Humufish dans la deuxième moitié de 2027. Il y a deux raisons : d’abord, TSMC espère toujours obtenir des commandes de packaging en aval de Humufish, mais actuellement cela semble plus difficile, ce qui pourrait être une stratégie de chaîne d’approvisionnement intentionnelle de Google ; ensuite, TSMC doit aussi évaluer la production réelle en aval entre EMIB-T d’Intel et côté substrats, afin d’éviter que des capacités rares de procédés avancés ne soient mal orientées.

Quant à l’arrangement de wafer semi-COT pour Humufish,郭明錤 indique que TSMC elle-même penche aussi pour confier à MediaTek la responsabilité du wafer du main compute die. En plus du fait que les relations entre TSMC et MediaTek sont bonnes, le point plus clé est que MediaTek est déjà le troisième plus grand client de TSMC en procédés avancés en 2025. Si les commandes de TPU devaient ensuite évoluer, la taille du wafer de MediaTek et son portefeuille de produits permettraient plus facilement à TSMC d’ajuster la configuration des capacités de procédés avancés, jouant ainsi un rôle de tampon.

Cet article où郭明錤 parle de l’écart entre le CoWoS de TSMC et l’EMIB d’Intel, révélant que Google a demandé à dépasser MediaTek pour procéder au wafer, est apparu pour la première fois sur la chaîne d’actualités ABMedia.