Согласно JEDEC, международной организации стандартов полупроводников, недавно был представлен SPHBM4 (JESD330-4), новый стандарт высокоскоростной памяти, предназначенный для снижения стоимости упаковки чипов ИИ. Стандарт сокращает количество интерфейсных пинов на 75% до 512 бит по сравнению с традиционным HBM4, у которого 2 048 пинов, при этом в четыре раза увеличивая скорость сигнала на пин с 11 Гбит/с до 44 Гбит/с. При скорости 46 ГТ/с теоретическая пиковая пропускная способность достигает 2,944 терабайт в секунду, поддерживая 4–16 стеков DRAM и максимальную емкость 64 ГБ на упаковку.

В отличие от HBM4, для которого требуются дорогие силиконовые интерпозиции и передовые технологии упаковки, такие как CoWoS от TSMC, SPHBM4 монтируется напрямую на недорогие стандартные органические подложки, исключая зависимость от современных технологий упаковки и значительно снижая барьеры по стоимости.

Посмотреть источник

Дисклеймер: Информация на этой странице может быть получена из источников третьих сторон и предоставляется только для ознакомления. Она не отражает взгляды или мнения Gate и не является финансовой, инвестиционной или юридической рекомендацией. Торговля виртуальными активами связана с высоким риском. Пожалуйста, не основывайте свои решения исключительно на данных этой страницы. Подробнее смотрите в Дисклеймере.

Связанные новости

11ч назад

Cognition выпустила модель программирования SWE-1.7, достигающую 1000 токенов в секунду

22ч назад

Seed от ByteDance запускает Seedream 5.0 Pro 8 июля, улучшая генерацию изображений и мультимодальные возможности

07-08 04:37

Intel получает патенты на архитектуру памяти XBM для снижения стоимости упаковки HBM

07-08 01:49

Samsung начинает массовое производство корпоративного SSD PM1763 для Vera Rubin от Nvidia 8 июля

07-07 23:34

Samsung начинает массовое производство SSD PM1763 для платформы Nvidia Vera Rubin

Детальный анализ