AI 浪潮推动半导体产业版图变革，过去曾被视为后段制程的先进封装技术，如今已跃升为 AI 晶片供应链的重点部分。随着台积电 CoWoS 晶圆平均定价突破一万美元、媲美 7 纳米先进制程，封测产业正从「低毛利」走向「高价值」竞争领域。
与此同时，Intel EMIB 悄然崛起，先进封装市场的竞争格局也开始出现微妙变化。
CoWoS 不再只是后段制程，封装技术定价重估
过去，封装被视为晶片制造流程中附加价值较低的部分。然而随着 AI 晶片对运算密度与记忆体频宽的要求急速攀升，这个认知已被彻底翻转。工商时报指出，透过 2.5D 与 3D 封装架构，结合晶粒堆叠与异质整合技术，先进封装正成为延续摩尔定律的关键路径，将直接左右 AI 晶片的效能、功耗与系统架构。
市场数据更能证明这场定价重估，晶片业者透露，单片 CoWoS 晶圆平均售价约 1 万美元，已与 7 纳米先进制程相当。
同时，先进封装无需仰赖造价上亿美元的 EUV 机台，资本支出相对较低，搭配弘塑 (3131)、均华 (6640)、万润 (6187) 等台厂设备导入，形成「高订价、低折旧」的获利结构，毛利率潜力正快速向先进制程靠拢。
台积电商业模式改变，封装占营收比重持续攀升
先进封装的崛起，也正在从根本上改变台积电的商业模式。先进封装占台积电整体营收比重在 2025 年已达约一成，且该数字正随着 AI 晶片需求持续攀升。台积电的定位，正从传统「晶圆代工」逐渐转向「系统级整合服务」，封装环节的战略价值大幅放大。
产能扩张的速度更反映出市场信心。法人预估，台积电先进封装产能 2026 年约达 130 万片，2027 年挑战 200 万片，供给端正全力追赶需求缺口。
在技术布局上，台积电也积极推进 SoIC 三维堆叠与 COUPE 硅光子整合平台，透过光电共封装 (CPO) 将运算与光通讯整合于同一封装架构，进一步降低功耗、提升传输效率。
Intel EMIB 崛起，分析师怎么来看封装版图竞争？
与此同时，Citrini 分析师 Jukan 近期在社群平台 X 发文透露，大量资深工程师传言正陆续加入 Intel EMIB 先进封装团队，预期 EMIB 有能力抢下一定规模的市场份额。
网友 @christophauto 也在回复提到了 CoWoS 目前的扩张瓶颈，指出 CoWoS 采用的大面积硅中介层在扩大光罩尺寸时，光罩拼接 (reticle stitching) 的难度与成本将迅速攀升并影响良率，硅中介层面积也会在放大后提高翘曲 (warpage) 风险。同时圆形晶圆切割方形中介层，本就存在难以迴避的面积浪费问题。
相较之下，EMIB 省去大面积硅中介层、以小硅桥嵌入有机基板的架构，扩展弹性更高；一旦导入玻璃基板，热稳定性进一步提升，成本竞争力更为突出。
不过缺点是，EMIB 的矽桥面积与布线密度限制了互连频宽，传输距离较长、延迟略高于 CoWoS，对频宽需求极为苛刻的 GPU 厂商而言是硬伤。此外，台积电对此也正积极研发 CoPoS (面板级封装) 技术，以矩形面板取代圆形晶圆，直接化解光罩拼接与晶圆浪费的限制，预计最快 2028 至 2029 年进入量产。
(陈立武封神！Citrini 评 Intel 「今年最出色财报」盼承接台积电 CoWoS 外溢需求)
竞争合作并行，CoWoS 宝座短期难以撼动
在应用层的竞争关系上，CoWoS 较受高频宽需求的 AI 训练场景欢迎，像是 Nvidia Blackwell 及下一代 Rubin 架构的深度绑定。EMIB 则凭借成本优势与大尺寸封装弹性，在推论与云端业者自研 ASIC 市场逐步取得立足点，像是 Google 规划在 2027 年 TPU v9 的导入。
然而，台积电 CoWoS 与 Intel EMIB 之间并非单纯的竞争关系。台积电在先前法说会上就透露，将开放计算晶片供 Intel EMIB 封装使用，形成上下游的分工互补。
这场先进封装的竞争，本质上是市场走向分层成熟的过程：顶端 GPU 训练场景由 CoWoS 主导，推论与 ASIC 市场则由 EMIB 攻占。台积电的王座短期内仍稳，但封装版图的重塑才正要开始。
这篇文章 CoWoS 晶圆平均定价破万美金，先进封装成台积电新获利引擎 最早出现于 链新闻 ABMedia。
相关快讯
