Huawei secara resmi mengumumkan 'Hukum Tau (τ)' pada 25 Mei 2026, di International Circuits and Systems Symposium di Shanghai, menandai proposal pertama China tentang prinsip panduan bagi pengembangan industri semikonduktor global. He Tingbo, direktur Huawei dan presiden bisnis semikonduktor, menyampaikan pidato utama berjudul 'Eksplorasi dan Praktik Jalur Pengembangan Semikonduktor Baru.' Pada hari yang sama, He memublikasikan makalah peer-reviewed berjudul 'Teori Time Scaling untuk Sistem Elektronik Multi-Lapisan' di platform preprint Akademi Ilmu Pengetahuan Tiongkok, memberikan penjelasan teknis rinci dan landasan teoretis untuk hukum baru tersebut.
Hukum Tau mengusulkan penggantian 'geometric scaling'—pendekatan tradisional dengan mengecilkan ukuran transistor—dengan 'time (τ) scaling' sebagai prinsip optimasi fundamental untuk evolusi semikonduktor dan sistem elektronik. Menurut kerangka Huawei, pergeseran ini menanggapi kenyataan bahwa Moore's Law tidak lagi memberikan manfaat signifikan setelah node 7-nanometer, dan akses teknologi litografi mutakhir menjadi sangat terbatas serta tidak ekonomis bagi banyak pembuat chip. Dengan secara sistematis mengompresi penundaan perambatan sinyal melalui teknik inovasi seperti logic folding dan terus meningkatkan kepadatan transistor, Hukum Tau bertujuan mencapai evolusi semikonduktor yang berkelanjutan tanpa bergantung terutama pada kemajuan node proses.
Pengumuman tersebut memicu respons pasar yang langsung: saham semikonduktor China melonjak pada 25 Mei, dengan China Integrated Circuits (SMIC) diperdagangkan mendekati limit-up, Huahong Semiconductor mendekati limit-up 20%, serta pemasok peralatan Triotech (688072.SH) dan Shengmei Shanghai (688082.SH) mencatat kenaikan signifikan.
Time (τ) Scaling Menggantikan Geometric Scaling
Hukum Tau secara mendasar mengubah ulang target optimasi utama industri semikonduktor. Alih-alih berfokus semata pada penyusutan dimensi transistor, hukum ini mengusulkan pengurangan sistematis konstanta waktu karakteristik τ—waktu yang dibutuhkan sinyal untuk merambat melalui setiap lapisan sistem elektronik—dari saklar transistor level picosecond menjadi respons beban kerja level data center di orde second.
Secara historis, tugas utama industri semikonduktor berpusat pada satu tujuan: mengurangi ukuran transistor. Gordon Moore mengamati pada 1965 bahwa kepadatan transistor kira-kira berlipat dua setiap dua tahun. Satu dekade kemudian, teori scaling Dennard melengkapi pengamatan ini dengan menunjukkan bahwa pengurangan proporsional tegangan dan ukuran dapat mempertahankan kekuatan medan listrik yang konstan. Geometric scaling dan Dennard scaling bersama-sama memungkinkan peningkatan performa-per-watt dan performa-per-dolar secara eksponensial selama hampir lima puluh tahun.
Menurut makalah yang dipublikasikan He Tingbo, kontrak industri ini telah kehilangan relevansinya. Di luar node 7-nanometer, geometric scaling tidak lagi memberikan manfaat proporsional. Desain chip mutakhir pada node 2-nanometer kini melampaui anggaran pengembangan $1 miliar. Bagi perusahaan seperti Huawei yang tidak memiliki akses ke peralatan litografi paling canggih, kendala ini datang lebih awal dan membawa konsekuensi yang lebih berat.
Dalam enam tahun terakhir, tim semikonduktor Huawei melakukan riset mendalam di berbagai lini seperti mobile SoCs, akselerator AI, arsitektur sistem, dan pengemasan. Kesimpulan mereka: jawabannya bukan pada adopsi node proses atau arsitektur transistor baru, melainkan pada perubahan fundamental terhadap tujuan optimasi itu sendiri. Alih-alih geometric scaling, pengembangan sistem elektronik di masa depan harus mengejar time scaling—secara sistematis menurunkan konstanta waktu karakteristik τ di setiap lapisan tumpukan, dari saklar transistor level picosecond hingga waktu respons data center di orde second.
Berdasarkan prinsip ini, Huawei berhasil merancang dan memproduksi massal 381 chip selama enam tahun terakhir. Perusahaan akan merilis chip smartphone Kirin generasi baru pada musim gugur ini yang sepenuhnya mengimplementasikan teknologi logic folding dengan peningkatan performa yang substansial.
He Hui, direktur analisis semikonduktor Omdia untuk China, menjelaskan bahwa prinsip Hukum Tau menerapkan prinsip transmisi berdaya tinggi dan latensi rendah dari jaringan komunikasi ke bagian dalam chip, bukan hanya mengandalkan node proses mutakhir untuk menciptakan ruang scaling dan meningkatkan jumlah transistor. Ia menambahkan bahwa mengingat kendala proses mutakhir, Huawei menggabungkan keunggulan teknisnya dengan keahlian teknologi komunikasi serta material dielektrik yang ditingkatkan untuk menembus batas fisik dan mengejar terobosan teknologi alternatif.
Logic Folding sebagai Teknologi Inti
Makalah He Tingbo mengidentifikasi logic folding sebagai implementasi teknis utama Hukum Tau. Makalah tersebut berargumen bahwa esensi Moore's Law bukanlah reduksi geometris, melainkan teknologi yang memberikan dampak maksimal kepada pengguna akhir. Transistor yang lebih kecil meningkatkan performa sistem karena saklarnya lebih cepat. Jalur interkoneksi yang lebih padat meningkatkan performa karena jarak transmisi sinyal menjadi lebih pendek. Integrasi yang lebih tinggi meningkatkan performa karena data melewati lebih sedikit batas. Setiap generasi teknologi secara fundamental mengompresi waktu—dari picosecond menjadi nanosecond pada level perangkat, nanosecond ke microseconds pada level chip, microseconds ke second pada level sistem. Spatial scaling hanyalah alat untuk mengompresi waktu.
Karena itu, waktu itu sendiri harus berfungsi sebagai standar pengukuran utama. Pada setiap lapisan tumpukan—transistor, sirkuit, chip, dan sistem—dapat didefinisikan konstanta waktu karakteristik τ, dan menurunkannya menjadi tujuan optimasi terpadu. Geometric scaling menjadi salah satu pendekatan teknis di antara banyak pendekatan, bukan satu-satunya metode.
Paul Triolo, partner dan wakil presiden di Albright Stonebridge Group serta pemimpin kebijakan teknologi China, menafsirkan Hukum Tau sebagai berikut: pendekatan Huawei itu sederhana—kemajuan semikonduktor masa depan tidak lagi bergantung terutama pada reduksi ukuran geometris, melainkan pada pengompresan konstanta waktu efektif τ di lapisan perangkat, sirkuit, chip, dan sistem. Pada level perangkat, mekanisme ini mengurangi resistansi dan kapasitansi. Pada level sirkuit, ini berarti menggunakan arsitektur 'logic folding' tiga dimensi untuk memendekkan kabel dan jalur sinyal. Pada level chip, ini berarti arsitektur hardware-software dan co-design silikon. Pada level sistem, ini berarti mengurangi latensi interkoneksi melalui semantik memori terpadu dan SuperPods yang terintegrasi secara ketat.
Secara khusus mengenai logic folding, Triolo menjelaskan bahwa Huawei mendeskripsikannya sebagai transisi dari tata letak dua dimensi tradisional menjadi arsitektur penumpukan vertikal, di mana beberapa lapisan logika dilipat ke atas sepanjang sumbu Z. Analogi Huawei: transisi dari rumah satu lantai menjadi gedung bertingkat yang terhubung dengan lift. Tujuannya langsung: tanpa ketergantungan penuh pada reduksi ukuran transistor, kurangi jarak perambatan sinyal, pendekkan jalur kritis, dan tingkatkan kepadatan transistor efektif untuk mencapai peningkatan performa.
Menurut makalah tersebut, pengujian skala produksi massal pertama untuk τ scaling terjadi pada aplikasi perangkat mobile. Smartphone SoCs memiliki karakteristik unik: satu chip membentuk seluruh sistem. Arsitektur paralel multi-socket tidak dapat diimplementasikan; bahkan ribuan node pun tidak bisa mengimbangi kecepatan tautan yang lambat. Semua performa yang diberikan kepada pengguna berasal dari satu chip yang mengonsumsi hanya beberapa watt dan dibatasi oleh batas pembuangan panas dari faktor bentuk perangkat genggam.
Selain itu, setelah tahun 2020, ketika akses ke node proses mutakhir dibatasi, pertanyaan kritis menjadi: dengan node proses yang tetap, bagaimana peningkatan performa antargenerasi dapat terus berlanjut pada satu chip?
Jawaban Huawei: logic folding. Logic folding adalah metodologi desain yang membagi sirkuit digital, analog, dan penyimpanan menjadi lapisan aktif yang ditumpuk secara vertikal mengikuti prinsip-prinsip time scaling, sehingga mencapai optimasi terkoordinasi antara performa, konsumsi daya, dan luas area.
He Tingbo menyatakan bahwa chip smartphone 'Kirin 2026' mewakili implementasi sukses pertama logic folding. Berdasarkan prinsip desain logic free yang sepenuhnya baru, ia berkembang dari arsitektur satu lapis menjadi dua lapis dan mencapai peningkatan substansial dalam kepadatan transistor serta metrik terkait. "Kami meraih serangkaian kemajuan yang sulit diperoleh hanya melalui teknologi proses mutakhir," katanya. Inovasi semacam ini secara bertahap akan mencapai chip produksi pada 2027 dan seterusnya.
"Selama dekade berikutnya, kami akan terus bergerak menuju folding yang komprehensif, bahkan multi-layer folding, dengan terus mengoptimalkan performa full-stack dari perangkat, sirkuit, chip, dan sistem," ujarnya.
Triolo mencatat bahwa pendekatan ini tidak sepenuhnya inovasi teknologi yang baru. Industri semikonduktor telah mengejar arah ini selama bertahun-tahun—keunggulan NVIDIA saat ini tidak hanya berasal dari kepadatan transistor tetapi juga integrasi level sistem; AMD mengejar stacking chiplet dan advanced packaging; keberhasilan seri M milik Apple sangat bergantung pada lokalisasi memori dan integrasi vertikal hardware-software. "Pendekatan Huawei merangkum tren-tren tersebut dan mengangkatnya menjadi solusi era pasca-Moore's Law yang komprehensif," kata Triolo.
Menurut makalah tersebut, logic folding pada mobile SoCs mencapai peningkatan step-function kepadatan transistor sebesar 55% dan peningkatan efisiensi energi sebesar 41% pada node perangkat yang tetap (teknologi proses tidak berubah). Makalah tersebut memproyeksikan bahwa pada 2031, kepadatan transistor akan meningkat dari 155 MT/mm² (juta transistor per milimeter persegi) menjadi 400+ MT/mm² pada level perangkat dan sirkuit. Pernyataan resmi Huawei menunjukkan bahwa pada 2031, chip mutakhir berbasis Hukum Tau akan mencapai kepadatan transistor setara dengan teknologi proses 1,4-nanometer.
Dampak pada Industri Semikonduktor China
Dalam persaingan semikonduktor global, industri semikonduktor China menghadapi tantangan dan tekanan terbesar karena kendala teknologi litografi mutakhir. Namun, Hukum Tau Huawei dan berbagai prototipe chip memberikan arah baru bagi industri semikonduktor China—dan industri semikonduktor global—untuk mencapai evolusi berkelanjutan di era pasca-Moore's Law.
Dari Mei 2020 hingga Mei 2026, Huawei merancang dan memproduksi massal 381 chip yang melayani pasar mobile, kecerdasan buatan, otomotif, industri, dan infrastruktur. Di seluruh portofolio produk ini, teori τ scaling menerima validasi.
Huawei menyatakan dalam makalahnya bahwa ke depan, frekuensi core CPU diproyeksikan mencapai 4 GHz dan lebih tinggi pada 2029. Efisiensi energi Kirin SoC diproyeksikan meningkat lebih dari dua kali dalam tiga sampai lima tahun pada skenario penggunaan tipikal. Integrasi hardware AI diproyeksikan meningkat lebih dari 100 kali pada 2035.
He Tingbo menyatakan bahwa dari 2026 hingga 2035, ketika banyak teknologi eksploratif secara bertahap menjadi produk, kepadatan transistor akan terus meningkat, frekuensi operasi akan terus bertumbuh, dan perusahaan akan terus merilis chip smartphone berperforma tinggi. "Solusi kami bekerja dan bekerja dengan baik. Performa chip baru kami dapat sepenuhnya mempertahankan uji banding berkelanjutan terhadap jalur alternatif."
Mengenai pengembangan industri semikonduktor masa depan, He Tingbo menyatakan: "Masa depan tentu milik kerja sama terbuka. Di bawah jalur Hukum Tau, kami mengantisipasi kolaborasi erat dengan ilmuwan, insinyur, dan mitra industri global untuk bersama-sama memajukan pengembangan industri semikonduktor dan elektronik."
He Hui menilai bahwa keterbukaan Huawei itu sendiri menunjukkan sikap: mengejar optimasi level sistem daripada sekadar bersaing pada batas fisik merupakan upaya positif ketika Moore's Law berbasis silikon mendekati batas fundamental.
Hu Yanping, profesor berbeda di Universitas Keuangan dan Ekonomi Shanghai yang berfokus pada industri teknologi cerdas dan riset ekonomi cerdas, mengkarakterisasi Hukum Tau sebagai pembukaan perspektif komputasi chip spatio-temporal ala Huawei: menerapkan prinsip transformasi logic free, optimasi fisik konstanta waktu, logic folding untuk peningkatan kepadatan, koordinasi full-stack untuk perbaikan efisiensi, dan rekonstruksi sistem untuk pengurangan latensi. Ini merupakan kerangka kerja baru yang berbeda dari perspektif sebelumnya yang menekankan presisi proses, DUV multi-exposure, dan tingkat yield, dengan ciri evolusi fusi teknologi multidimensi yang tidak hanya melibatkan penambahan dan optimasi. Pengamat industri perlu meninjau bukan hanya logic folding, tetapi juga memahami apa yang sebenarnya diwakili oleh filosofi desain logic free secara fundamental.
Hu Yanping menyimpulkan bahwa Hukum Tau merupakan inovasi teoretis sekaligus eksplorasi praktis. "Seiring jalur itu berkembang, ia secara bertahap meluas jauh, melewati lanskap industri semikonduktor yang familiar."
FAQ
Q: Apa itu Hukum Tau dan bagaimana bedanya dengan Moore's Law?
A: Hukum Tau, yang secara resmi diumumkan Huawei pada 25 Mei 2026, mengusulkan penggantian 'geometric scaling' (mengecilkan ukuran transistor) dengan 'time (τ) scaling' (mengurangi penundaan perambatan sinyal) sebagai prinsip panduan untuk evolusi semikonduktor. Moore's Law, yang didasarkan pada penggandaan kepadatan transistor kira-kira setiap dua tahun, tidak lagi memberikan manfaat proporsional di luar node proses 7-nanometer. Hukum Tau mengatasi hal ini dengan mengurangi secara sistematis konstanta waktu karakteristik τ di semua lapisan—dari saklar transistor (picoseconds) hingga respons data center (seconds)—sehingga memungkinkan peningkatan performa tanpa mengandalkan terutama kemajuan node proses.
Q: Apa itu logic folding dan bagaimana cara kerjanya?
A: Logic folding adalah teknik implementasi inti dari Hukum Tau. Ia beralih dari tata letak chip dua dimensi tradisional ke penumpukan vertikal tiga dimensi, di mana beberapa lapisan logika dilipat ke atas sepanjang sumbu Z. Dengan analogi Huawei, ini mirip dengan transisi dari rumah satu lantai ke gedung bertingkat yang terhubung oleh lift. Dengan mengurangi jarak perambatan sinyal, memendekkan jalur kritis, dan meningkatkan kepadatan transistor efektif tanpa mengandalkan node proses yang lebih kecil, logic folding mencapai peningkatan performa. Pada node proses yang tetap, implementasi Huawei mencapai peningkatan kepadatan transistor 55% dan peningkatan efisiensi energi 41%.
Q: Apa proyeksi peningkatan performa Huawei dari Hukum Tau?
A: Menurut makalah yang dipublikasikan Huawei, frekuensi core CPU diproyeksikan mencapai 4 GHz dan lebih tinggi pada 2029. Efisiensi energi Kirin SoC diproyeksikan meningkat lebih dari dua kali dalam tiga hingga lima tahun pada penggunaan tipikal. Integrasi hardware AI diproyeksikan meningkat lebih dari 100 kali pada 2035. Pada 2031, chip mutakhir berbasis Hukum Tau akan mencapai kepadatan transistor setara dengan teknologi proses 1,4-nanometer.
